站LOGO（適配3）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTPvvIkucG5n*/UploadFiles/2025-10-11/utgldj4qe3u4f6ty.png?5aSn6LWb572R56uZTE9HT++8iOWbveenkTHvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（適配1）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTHvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（三版）.png?5aSn6LWb572R56uZTE9HT++8iOS4ieeJiO+8iS5wbmc=)
【第一參賽人/留學(xué)人員】唐希凡
【留學(xué)國家】美國
【技術(shù)領(lǐng)域】新一代信息技術(shù)
【參賽屆次】第11屆
【所獲獎項】三等獎
【項目簡介】
芯璐科技推出基于可重構(gòu)專用處理器的軟硬件協(xié)同設(shè)計平臺，旨在通過創(chuàng)新的軟硬件協(xié)同設(shè)計方法，為嵌入式FPGA及可編程系統(tǒng)級芯片的開發(fā)提供高效解決方案。該平臺依托芯璐自研的ArkAngel設(shè)計引擎，深度融合可重構(gòu)專用處理器技術(shù)，實現(xiàn)從芯片設(shè)計到軟件開發(fā)工具的全流程覆蓋。
在硬件層面，平臺以可重構(gòu)專用處理器為核心，支持動態(tài)配置硬件資源，滿足不同應(yīng)用場景的靈活需求。通過創(chuàng)新的數(shù)字化設(shè)計流程，平臺徹底顛覆傳統(tǒng)模擬版圖設(shè)計模式，大幅降低開發(fā)成本并縮短產(chǎn)品上市時間。在軟件層面，平臺集成先進(jìn)的EDA工具鏈，支持從架構(gòu)探索到RTL代碼生成的全棧式開發(fā)，同時提供豐富的應(yīng)用開發(fā)套件，助力用戶快速實現(xiàn)特定應(yīng)用。
該平臺的核心優(yōu)勢在于軟硬件的深度協(xié)同。通過引入人工智能（AI）技術(shù)，平臺能夠自動分析應(yīng)用需求，優(yōu)化軟硬件資源分配，實現(xiàn)性能與功耗的最佳平衡。此外，平臺還支持本地化部署AI模型，確保在無網(wǎng)絡(luò)環(huán)境下仍能高效運行，滿足工業(yè)、汽車、AI計算等領(lǐng)域的嚴(yán)苛需求。
芯璐科技的軟硬件協(xié)同設(shè)計平臺已成功應(yīng)用于MX200e等嵌入式FPGA IP產(chǎn)品，并獲得市場廣泛認(rèn)可。未來，平臺將持續(xù)迭代升級，助力國產(chǎn)SoC廠商實現(xiàn)自適應(yīng)平臺的蛻變，推動嵌入式FPGA設(shè)計領(lǐng)域的技術(shù)進(jìn)步和產(chǎn)業(yè)升級。
【展開】
【收起】